アナログ停波

アナログ停波の瞬間を録画しようと思っていたのだけど、0:00ではなく23:59に停波だったようで、録り損ねてしまった。

c0t0d0s0.org

Out of order

Issues. All articles away. Permanently. No hack. No comments. No new articles.

Joergさん、blogを閉めちゃったみたいだ。Twitterも非公開設定になっている。

貴重な情報源だったのにな。


['11.08.11 追記]

Partially open

After thinking about the whole weekend i decided to put selected content back online instead of creating a pdf of the blog page and sending it to the people asking for content. As a side effect, it repairs a lot of links on Solaris related pages.

アーカイブとして部分的に復活したようです。

こんなところで書いていても伝わらないだろうけど、この決断に感謝します。

Google Labs 閉鎖

Googleもこうやって普通の会社になっていくのね。

SeaMicro の SM10000-64HD

SeaMicro pushes 'Atom smasher' to 768 cores in 10U box

SeaMicroがAtomサーバ第3弾、SM10000-64HDを発表した。

前世代のSM10000-64では、10Uの筐体にAtom N570(1.66GHz)を256個搭載していたが、SM10000-64HDでは、同じ10Uの筐体にAtom N570(1.66GHz)を384個搭載ということで、コア数が1.5倍になっている。

参考エントリ:
SeaMicro の SM10000-64

SPARC T4 の critical thread API

Oracle bestows Sparc T4 beta on 'select' customers

シングルスレッド性能が必要な(クリティカルな)スレッドをある特定のコアに割り付け、そのコアでは他のクリティカルでないスレッドを実行しないようにすることで、シングルスレッド性能を改善するという仕組みのようだ。

シングルスレッド性能が SPARC T3 の5倍速いとのことだが、本当だろうか。

Intelのプロセスで作るFPGA

「8nm世代まで視野に入る」，FPGA製造をIntelに委託

Achronixの製品は高性能向けと高集積向けがある。高性能製品のSpeedster22i-HPは1.5GHz相当の処理性能であり、これは従来のハイエンドFPGAのおよそ3倍の値だそうだ。

Achronix社の製品が1.5GHzの処理性能を達成できるのは，従来のFPGAと異なる回路技術を採用しているからである。従来のFPGAはクロックに同期して回路が動作する「同期式」であるのに対し，Achronix社のFPGAは処理に必要な回路だけが任意のタイミングで動作する「非同期式」をユーザー論理部に採用する。非同期式回路を基に高速化する技術を組み合わせた。

「非同期式」が高速化の鍵のようだ。また、「相当」というのは全ての回路が1.5GHzで
同期して動いているわけではないということか。

また、(FPGAのターゲットからは外れるだろうが)消費電力を気にしなければ、さらに
高速の動作(3.6GHz相当)も技術的には可能とのこと。

なお、Intelが「自前主義」の方針を転換して生産受諾した理由について、この記事の筆者はIntelがAchronixとの協業を通じてFPGA技術の獲得を狙っている可能性を挙げている。

Cadence が Azuro を買収

Cadence，クロック系設計向けEDAのAzuroを買収

この買収により、Azuroのクロック最適化技術、ccopt(clock concurrent optimization technology)がEncounterに取り込まれることになる。

ccoptは，既存の設計環境に容易に取り込むことができるとする。具体的には，タイミング・ドリブン配置やスキュー活用クロック・ツリーの合成，インクリメンタルなフィジカル合成，フィジカル・クロック・ゲーティング，およびクロック・ツリー作成後のクロックの最適化などに適用できる。

なお、Azuroの主な製品は以下の通り。

- PowerCentric:
クロック系の最適設計によって、動作時消費電力を削減する
- Rubix:
クロック・ツリーの生成(CTS: clock tree synthesis)とレイアウト(配置)の
最適化を同時に実行して、チップの処理速度を向上させる

Samsung が 20nm のテストチップをテープアウト

Samsungのファウンドリ事業，20nmのテスト・チップをテープ・アウト

テストチップの作成には、ARM、Cadence、Synopsysが協力している。

各社が提供した、IP、ツールは以下の通り。

ARM
- Cortex-M0コア
- Artisanスタンダードセル(12トラック高性能版、9トラック高密度版)
- カスタムメモリ
- GPIO
- テスト系

Cadence
- Encounter Digital Implementation System
- Encounter RTL Compiler
- Incisive Enterprise Simulator
- Encounter Power System
- Cadence QRC Extraction
- Encounter Timing System
- Encounter Test
- Cadence Physical Verification System
- NanoRoute Router

Synopsys
- Design Compiler
- IC Compiler place-and-route
- IC Validator
- StarRC
- PrimeTime

IC Compiler がダブルパターニングに対応

Synopsysの自動レイアウト設計ツール「IC Compiler」，20nm向けにダブル・パターニングに対応

二つのマスク・レイアウトへの振り分けも自動的に行う。

というのはともかく、

自動振り分けは，IC Compilerの配置ツール，および配線ツールの「Zroute」で実現したという。

というのは、どういう仕組みなんだろうか。

ニュースリリースでは、以下のような説明がある。

シノプシス、ダブルパターンニング対応の20nm設計ソリューションの道を開く

IC Compiler Advanced Geometryは、一般に（四色問題のような）色分け問題と言われる手法でダブルパターンニング化のための必要事項を系統立てて明確にする画期的な新技術を導入し、各種設計指標への悪影響を回避しつつ最終的に2つのパターンに正しく分解できるcorrect-by-constructionソリューションを提供する。

四色問題ですか。難しそうですね。

黒魔術だったのか!

これからは線引き屋あらため黒魔術師を名乗ることにするかな。

プロセサのインフラを理解する - 電源やクロック系の設計は黒魔術
http://journal.mycom.co.jp/column/architecture/232/index.html

HTCがS3を買収

HTC Corp buys S3 Graphics

HTCがVIAからS3を買収したそうだ。HTCもVIAも Cher Wang がオーナーということなので、経営方針に大きな変更はないのかも知れないが、テクノロジードライバーがPCからスマートフォンに移ったことを象徴するような買収劇である。

Googleリアルタイム検索が消えている

Googleリアルタイム検索が消えている

現在はリアルタイム検索をいったん停止した上でソーシャルサービス「Google+」との統合を試みているという。

Google+に参加しないと使えないようになるのかしら?

['11.07.06 追記]

原因は「Twitterとの契約切れ」──Googleリアルタイム検索の一時停止

説明によると、Googleは2009年10月にTwitterからツイートの提供を受けて検索結果に反映する契約を結んだが、7月2日に切れたという。

Googleは、通常のクローラーがカバーできる範囲のツイートは今後も検索対象に含まれるし、ツイートの提供を受けなくてもソーシャル検索は継続するという。

むしろ、Twitterとの関係の変化が主で、Google+との関係は従ということかな?

スマフォン

(たしか)auのCMで「スマフォン」って言ってて「なんやそれ」と思っていたら、この前、別の何かで「スマフォン」という活字を目撃。どこかで「スマホ」を「スマフォン」にする陰謀が動いているのだろうか。

と思って、「スマフォン」でググったら結構出てくるなあ。
イントネーションはどうなんだろう？「レナウン」と同じ？「ゾマホン」と同じでは無いよねえ。