富士通とルネサスの3次元実装技術

はんだ使わずCuバンプ同士を低温で接合、
富士通研究所が3次元実装向けのチップ接続技術を参考出展
http://techon.nikkeibp.co.jp/article/NEWS/20120118/203716/

積層するチップ同士を接続する技術の展示。

Cuバンプを切削してできた平坦面同士を熱圧着することで接合する技術だそうだ。切削面は非晶質であるため、低温で再結晶化し、接合されるということだ。

マイクロプロセサとキャッシュ・メモリの積層接続などに利用できる。2018～2020年ころのハイエンド・コンピューティング用途に向ける。

とあるが、将来のスパコン用プロセッサなどに使おうとしているということだろうか。

ルネサス、Wide I/O DRAMに対応したモバイルSoC向けTSV技術を2013年に量産化
http://techon.nikkeibp.co.jp/article/NEWS/20120118/203715/

こちらは、モバイルSoC向けTSV技術の展示。

Wide I/O DRAMは(中略)1200端子のマイクロバンプを介してSoCの背面に積層接続されるため、SoC側にはTSVが必要となる。

ロジック側に穴を開けるわけか。

TSVを導入すると、SoCの回路レイアウトを変更しなくてはならないため、現在はTSVに合わせてレイアウト変更を施したIPを、TEGによって検証しているという。

TSVが周囲に与える影響みたいなものは、どうやって評価するのだろう。

なお、ルネサス エレクトロニクスでは先端SoCの製造を外部のSiファウンドリーに委託する方針であり、TSVの製造もSiファウンドリーに委託する考えである。

ルネサスは一部を除きTSMCに委託するはずだが、これもTSMCなのだろうか。