POWER7
- 45nm SOI
- 567mm^2
- 1.2B Tr.
- 8コア
- 4 way SMT
- 32KB I$
- 32KB D$
- 256KB L2$
- 32MB L3$ (eDRAM)
- DDR3メモリコントローラ×2
- メモリバンド幅: 100GB/s
- SMP: 最大32ソケット
- SMPバンド幅: 360GB/s
EE Times の記事。
Sun, IBM push multicore boundaries
POWER6と同程度の消費電力ということから、POWER7の消費電力を100-190Wと予想している。
TPM。
Big chip for big boxes: IBM cracks open lid on Power7
数少ない日本語の記事。
IBMとSunが次期RISCプロセッサを紹介
現行のPOWER6プロセッサと比べ、POWER7はパフォーマンスで2～3倍、スループットで2～5倍という性能を実現しながらも、同じパワーエンベロープ（消費電力枠）に収まる。
eDRAMはSRAMほど高速ではないが、サイズは3分の1で消費電力は5分の1となっている。
['09.09.17 追記]
安藤さん。
Hot Chips 21 - 3次キャッシュを内蔵したIBMの8コアプロセサ「POWER7」
動作周波数についての推測。
これは完全に筆者の推測であるが、FP Workloadの場合は、マルチスレッドはあまり効かず演算器がネックとなることが多いが、演算器の数が倍増しているのにFP Workloadの性能が向上が1.7倍にとどまるというのは、クロックが0.85倍程度に下がっているのではないかと思っている。そうすると、POWER7のクロック周波数は3GHzから3.5GHzあたりでは無かろうか?
ただし、我が国の次世代スパコンの対抗馬の1つと見られるBluewatersのような本格スパコンの場合は、水冷などを使って高い消費電力を許容し、一部の報道で言われている4GHzクロックを実現する可能性はあると思われる。eDRAM用のキャパシタをデカップリングキャパシタにも転用しているようだ。
このチップの1つの特徴はオンチップのeDRAMを搭載している点であるが、このDRAMはDeep Trenchキャパシタを使用するタイプのものであり、SOIのBox(Buried Oxide)層を取り除いてその下のシリコンバルクに深い溝を掘り、その溝の側面に情報記憶用のキャパシタを作る。溝の側壁を使うので、小さなチップ面積に大きな容量のキャパシタが作れる。Ron Kalla氏に、このキャパシタは他の目的にも使っているのかと質問すると、答えは「Yes」であった。つまり、このDeep Trenchキャパシタを電源のバイパスキャパシタとしても使っているという。Boxに穴を開けるためにある程度配置に制限が出るのではないかと聞いてみると、空き地もあるし、必要なら論理ブロックの位置を少しずらせばよいという答えであった。まあ、通常のゲートキャパシタを使ってデカップリング容量を作るのに比べると面積を取らないので、配置も楽で、チップ面積の縮小、および、電源ノイズの減少にも貢献していると思われる。
0 件のコメント:
コメントを投稿