TI が OMAP 5 をデモ

TIが、他社のクアッドコアCPU (当然、Tegra 3のことと思われる) と比較して、OMAP 5の方が性能が高いとするデモを行ったそうだ。


【MWC】「クアッドコアよりも高性能」、OMAP ５の処理性能をアピールするTI社
http://techon.nikkeibp.co.jp/article/NEWS/20120228/206297/

デモに使われたOMAP 5の動作周波数は1.5GHzである。これに対し、NVIDIAの発表によればクアッドコアTegra 3の最大動作周波数は1.4GHzだそうだ。

以下は、関連記事である。


【Mobile World Congress 2012】TI、“マルチコア”で2GHz駆動のOMAP5をデモ
http://k-tai.impress.co.jp/docs/event/mwc2012/20120301_515700.html

この記事によると、OMAP 5のスペックは以下のようになる。

OMAP 5
- CPUコア: Cortex-A15 x 2, Cortex-M4 x 2
- 最大動作周波数: 2GHz

OMAP 5のCPUコアはCortex-A15ということで、Tegra 3との比較において動作周波数が高いだけでなく、マイクロアーキテクチャの差もあっての勝利ということなのかもしれない。ただし、NVIDIAも次世代では当然Cortex-A15ベースとしてくるはずで、現時点で勝った、負けたというのは、技術的にはあまり意味が無さそうだ。また、いずれの記事にも消費電力に関する記述が無いが、消費電力を考えずに性能の比較をしていたのであれば、それこそ全く意味は無いだろう。

OMAP 5では、低消費電力コアがCortex-M4であり、論理的(ISA的)にはホモジニアスなアプローチであるARMのbig.LITTLEと微妙に方向性が異なるのは興味深い。TIは以前から、SoCにおいてヘテロジニアスなマルチコアを手がけており、それの発展形ということだろうか。もちろん、OMAP 5の企画段階ではbig.LITTLEは発表されておらず、使いようがなかったわけだが、次の世代ではbig.LITTLEに合わせてくるのだろうか、それとも、OMAP 5における組み合わせを踏襲してくるのだろうか。