Nehalem の省電力技術

【IDF】電源遮断用の新トランジスタなど，「Nehalem」に複数の低電力化技術

- パワー・ゲーティング
　コアごとはもちろん、I/O，メモリー・システム，キャッシュなど
　ブロックごとに電源遮断を実行可能。

- 厚さ7um(*1)の最上層配線層
　電源分割によるノイズの影響を抑制?
　自社でプロセスを開発できるIntelならではの工夫か。

- 電源遮断用トランジスタ
　リーク電流極小、高オフ抵抗。

- 電源遮断制御用専用マイクロ・コントローラ　
　むしろセンサーの側が重要だろう。

- PLL
　大元のPLLから各コアごとのPLLに分配する形。

- データパスの完全CMOS化
　倍クロックの演算器などは諦めたということか。

- SRAM
　6Tr → 8Tr

- ターボモード
　シングルスレッド性能向上が主目的だが、省電力にも寄与。

---
*1: スライドでは7mmとなっているが、おそらく7umの誤りであろう。

['08.09.05 追記]

IEDM2007 10.2の発表資料
http://download.intel.com/technology/iedm2007/HiKMG_pres.pdf

P9に以下の記述あり。

Metal9
Thick: 7[um]