Xilinx の Vivado Design Suite

Xilinx 自身による Vivado Design Suite の解説記事が公開されている。

Xilinx、次の10年のAll Programmableデバイス向けVivado Design Suite発表
http://news.mynavi.jp/articles/2012/07/09/xcell_journal/index.html

配置エンジンでSAを止めた理由は、ディレイの中で配線ディレイが占める割合が多くなったことと、ゲート規模の増大に対応できなくなったことだそうだ。従来はタイミングのみを考慮した1次元のタイミングドリブン配置配線エンジンであったが、新しいエンジンではタイミング、配線密度、配線長の3つの要素が最小となる解を見つけることができるとのこと。多次元解析に対応した評価関数を用意すれば、SA自体は止める必要はないと思うのだが、実は規模の問題の方が大きいのではないだろうか。


まあ、とりあえずASICではとっくの昔にできていることをやっているだけで、配置配線エンジンとして何か目新しいことをやっているというわけではなさそうだ。