三次元構造NANDフラッシュメモリ

東芝、SSDの大幅なコスト削減を可能にするNANDフラッシュを試作

細長い柱状(ピラー状)のシリコンをウェハ表面に碁盤の目のように並べ、ピラーの側面にゲート電極を上下に並べる。シリコンの柱はソース電極とドレイン電極になる。

すごいなこれ。どうやって作るんだろう。想像できない。

【VLSI】東芝が多値・32Gビットの3次元NAND型フラッシュを開発

形成プロセスの説明図が載っているが良く分からない。

関連記事として挙がっている以下の記事に詳細な説明があったが、やっぱり良く分からないｗ

【VLSI】東芝，次々世代NANDをにらんだ3次元のSONOS構造を発表

【IEDM】東芝の超高密度フラッシュ向けセル積層技術が進化，セルのしきい値バラつきを削減


['09.07.15 追記]

Samsungが急追しているそうだ。

開発リソースの差を乗り越えられるか

Samsung Electronics社といえば，複数のチームが同時に競い合いながら，総当たり式に開発を進めることで有名です。そうした手法に対し，東芝が有効な対策を打ち出せるのか，今後も注目していきたいと思います。

さて。