6Tr→8TrでSRAMの消費電力が減る?

8Tr化で低電圧化できることと、8Tr化しても全ての問題が解決するわけではないことの説明。

0.5V駆動LSIの技術課題，低電圧化はなぜ難しいのか

SRAMの低電圧化を可能にする技術として，ここへ来てセルを構成するMOS FETを従来の6個から8個に増やす「8T型SRAM」が関心を集めている。これは，従来の「6T型SRAM」の一方のデータ保持ノードに読み出し用MOS FETと選択MOS FETを加えたものである（図9（b））。読み出し用と書き込み用のポートを分離することで，読み出し時の非選択セルへの電圧印加を抑えられる。この結果，MOS FETのしきい電圧の変動によりデータが破壊される現象を防げる。8T型は既に実用化段階に入っており，Intelは先に述べた「Nehalem」のキャッシュの一部に8T型SRAMを採用している。

ただし，8T型もSRAMの低電圧化の「最終的な解にはならない」（東京大学 生産技術研究所 教授の桜井貴康氏）と見る向きが多い。動作状況によっては6T型と同じ読み出しモードが発生し，非選択セルへの電圧印加によってデータが失われるためである。この結果，8T型SRAMは用途が限定的になる可能性が高い。さらに，8T型は6T型に比べてセル面積が約30％増大してしまう。チップ面積をここまで増大させることは，「半導体技術者にとっては敗北とも言える」（同氏）事態である。

参考エントリ:
Nehalem の省電力技術